Speicheranordnung und Verfahren zum Betreiben einer solchen

Die vorliegende Erfindung betrifft eine Speicheranordnung nach dem Oberbegriff des Patentanspruchs 1 sowie ein Verfahren zum Betreiben einer Speicheranordnung.

5

Gattungsgemäße Speicheranordnungen sind z. B. bekannt als Halbleiterspeicherbausteine vom SRAM-Typ oder von einem der verschiedenen, wieder beschreibbaren ROM-Typen wie EAROM, 10 EPROM, EEPROM, Flash-Speicher etc.. All diesen Bausteintypen, die ja als wesentliche Bauteile halbleitende Materialien wie z. B. Silizium enthalten, ist gemeinsam, dass ein Auslesen der in ihnen gespeicherten Information zerstörungsfrei erfolgt, d. h., die in ihnen gespeicherte Information bleibt 15 auch beim Auslesen in ihnen erhalten (im Gegensatz dazu erfolgt das Auslesen von gespeicherter Information aus DRAM-Speicheranordnungen zerstörend, was zur Folge hat, dass die ausgelesene Information unmittelbar nach ihrem Auslesen wieder in die betroffenen Speicherzellen zurückzuschreiben 20 ist).

Im Zuge der fortschreitenden Verkleinerung der Strukturen von integrierten Schaltungen, und somit auch im Zuge der fortschreitenden Verkleinerung der Strukturen von 25 gattungsgemäßen Speicheranordnungen, wird neuerdings versucht, Speicheranordnungen zu schaffen, deren Speichermechanismus nicht mehr auf den von Halbleiterspeichern her bekannten Speichermechanismen beruht, sondern auf anderen. Beispiele für solche andere, bereits 30 allgemein bekannte Speichermechanismen sind z. B. der ferroelektrische Typ (z. B. FeRAM) und der magnetische Typ (z. B. MRAM). Darüber hinaus wird aber auch an heute noch weitgehend unbekannten Speichertypen geforscht: beispielsweise stand im Internet am 13. Oktober 2003 Teil 2 35 des Artikels "Die Zukunft des Speichers" der Allgemeinheit zur Kenntnisnahme zur Verfügung, auffindbar anhand der

"www.elektroniknet.de/topics/bauelemente/fachthemen/2002/020223".

-2-

Darin wurde auf Polymer-basierte FeRAMs und auf ein "Ovonics Unified Memory OUM" als künftige, neue Speichertechnologien hingewiesen. Weiterhin wurde in der Zeitschrift "Elettronica Oggi 316", Ausgabe Ottobre 2002, auf den Seiten 118 bis 123 ein neuer Speichermechanismus mit Zukunftschancen vorgestellt, nämlich ein elektrochemischer Speicher in PMC-Technologie (PMC = Programmable Metallization Cell). Bei wenigstens einem Teil dieser Speichermechanismen ist jedoch zu erwarten, dass bei entsprechend aufgebauten Speicheranordnungen Lesevorgänge zwar weitgehend zerstörungsfrei erfolgen können, dass sich jedoch ein durch das Auslesen verursachtes gewisses Ausmaß an (quantitativem) Verringern der in den betroffenen Speicherzellen enthaltenen Informationen nicht vermeiden lässt. Infolge davon wird bei mehrmaligem Auslesen aus ein- und derselben Speicherzelle die in dieser Speicherzelle gespeicherte Information, auch wenn

5

10

15

30

35

sie digitalen Charakter hat, quantitativ abnehmen, was im Allgemeinen als Degradation bezeichnet wird. Damit lässt sich absehen, dass nach häufigem Auslesen die in einer solchen

20 Speicherzelle enthaltene Informationsmenge insgesamt dann soweit abgesunken sein wird, dass diese Information bei weiteren Auslesevorgängen von einer Bewertungseinrichtung nicht mehr von einer Information mit dem entgegengesetzten logischen Inhalt unterscheidbar sein wird, so dass sich Lesefehler einstellen.

Eine technisch naheliegende und einfach realisierbare Lösung dieses Problems könnte darin liegen, dass jeder Lesevorgang so ausgestaltet wird, das sich an ihn unmittelbar darauf ein Wiedereinschreibvorgang anschließt mit dem Ergebnis, dass eine so aus einer Speicherzelle ausgelesene Information unmittelbar darauf wieder in dieselbe Speicherzelle zurückgeschrieben wird, so dass sie aufgrund der damit verbundenen Signalverstärkung dort, quantitativ betrachtet, wieder in vollem Umfang für weitere Lesevorgänge zur Verfügung steht. Solche Speicheranordnungen wären also entsprechend den allseits bekannten DRAM-Halbleiterspeichern zu gestalten und zu betreiben. Allerdings ist wohl auch

-3-

einleuchtend, dass ein Wiedereinschreiben wie vorstehend beschrieben Zeit benötigt, welche wiederum den Betrieb entsprechender Speicheranordnungen in einem Umfang verlangsamen würde, der vom Anwender als inakzeptabel empfunden wird.

Aufgabe der vorliegenden Erfindung ist es deshalb, gattungsgemäße Speicheranordnungen so auszugestalten, dass ein durch mehrmaliges Auslesen der Information verursachtes quantitatives Absinken von in einer Speicherzelle gespeicherten Information wenigstens soweit unterbunden ist, dass durch weiteres Auslesen keine Lesefehler entstehen können. Aufgabe ist es weiterhin, ein entsprechendes Betriebsverfahren anzugeben.

15

20

25

30

35

10

5

Diese Aufgabe wird bei einer gattungsgemäßen Speicheranordnung gelöst durch die kennzeichnenden Merkmale des Patentanspruchs 1 sowie bei einem entsprechenden Betriebsverfahren mit den Merkmalen des Patentanspruchs 8. Vorteilhafte Aus- und Weiterbildungen sind in Unteransprüchen gekennzeichnet.

Die Erfindung wird nachstehend anhand einer Zeichnung näher erläutert. Dabei zeigen die Figuren 1 bis 3 verschiedene Ausführungsformen der vorliegenden Erfindung.

Figur 1 zeigt ausschnittsweise eine erste Ausführungsform der vorliegenden Erfindung. Sie ist angenommenermaßen in einem einzelnen Speicherbaustein realisiert. Diese Ausführungsform weist, wie allgemein üblich, wieder beschreibbare Speicherzellen MC auf, die entlang von Wortleitungen WL und von Bitleitungen BL angeordnet sind, nämlich an Kreuzungen der Wortleitungen WL mit den Bitleitungen BL. Die Speicherzellen MC sind von einem Typ, bei dem ein Auslesen der in ihnen gespeicherten Information weitgehend zerstörungsfrei erfolgt. Bei heute üblichen Speicheranordnungen können dies also beispielsweise Halbleiterspeicher von den vorgenannten ROM-Typen oder vom

-4-

statischen RAM-Typ (SRAM) sein. Es können aber auch Speicheranordnungen mit Speichermaterialien und Speicherprinzipien sein, die erst in der Zukunft wirtschaftliche Bedeutung erlangen werden. Als Beispiel hierfür seien, stellvertretend für andere Möglichkeiten der 5 Speicherung von Information, Speicheranordnungen genannt, deren Speicherprinzip darauf beruht, dass ein Festkörperelektrolyt bei Anlegen einer geeigneten Spannung Metall-Ionen zum Wandern innerhalb eines ansonsten isolierenden Elektrolyten veranlasst, so dass sich ein, je 10 nachdem, ob dabei ein metallisch leitender Pfad ausgebildet wird oder nicht, unterschiedlicher Widerstandswert des Festkörperelektrolyten ergibt, welcher als Synonym für die Art der gespeicherten Information gilt ("log. 0" bzw. "log.

Erfindungsgemäß ist nun bei dieser ersten Ausführungsform vorgesehen, dass entlang jeder Wortleitung WL noch eine zusätzliche Speicherzelle, nämlich eine sogenannte

20 Merkerzelle MMC angeordnet ist. Diese ist vorzugsweise vom selben Speicherzellentyp wie die Speicherzellen MC.

Insbesondere sollte sie ebenfalls von der Art sein, dass eine in ihr gespeicherte Information weitgehend zerstörungsfrei auslesbar ist. Vorteilhaft ist es dabei auch, wenn sie eine

25 Speicherzelle vom nicht-flüchtigen Typ ist, so dass in ihr gespeicherte Information auch bei Abschalten der Versorgungsspannung erhalten bleibt. Die Merkerzellen MMC sind über die jeweiligen Wortleitungen WL und über eine Merkerbitleitung MBL adressierbar.

30

35

15

1").

Bei erstmaliger Inbetriebnahme oder auch nach einem Rücksetzvorgang (wird noch beschrieben) weisen diese Merkerzellen MMC einen gegebenen Grundzustand auf, d. h., eine vorbestimmte Art von Information ist als Standardwert gespeichert (entweder "log. 0" oder "log. 1"). Wann immer nun beim anschließenden Betreiben der Speicheranordnung ein Lesezugriff auf eine Speicherzelle MC erfolgt, wird erfindungsgemäß in derjenigen Merkerzelle MMC, welche an

-5-

derselben Wortleitung WL wie die zum Lesen adressierte Speicherzelle MC liegt, eine Information eingeschrieben, die komplementär ist zum vorgenannten Standardwert. Somit spiegelt der Inhalt einer jeden Merkerzelle MMC, d. h., die in ihr gespeicherte Information, stets wider, ob auf wenigstens eine der Speicherzellen MC, die entlang der der betrachteten Merkerzelle MMC zugehörigen Wortleitung WL angeordnet sind, wenigstens einmal lesend zugegriffen worden ist.

10

5

Bei dem erfindungsgemäßen Verfahren ist nun vorgesehen, dass Speicherzellen MC, die entlang einer solchen Wortleitung WL angeordnet sind, deren zugehörige Merkerzelle MMC einen Speicherinhalt aufweist (ist durch Auslesen der in der 15 Merkerzelle MMC gespeicherten Information ermittelbar), der komplementär zum Standardwert ist, (gelegentlich) einem Refresh-Vorgang unterzogen werden. Bei einem Refresh-Vorgang, welcher als solcher ja vom Betrieb dynamischer Halbleiterspeicher (DRAM) her bekannt ist, wird bekanntlich 20 in den zu refreshenden Speicherzellen gespeicherte Information ausgelesen und (meist noch im selben Lesezyklus) wieder in die betroffenen Speicherzellen zurückgeschrieben, wobei die diese Informationen repräsentierenden Signale üblicherweise auch noch mittels der den zu refreshenden Speicherzellen zugeordneten Leseverstärkern auf ihren 25 ursprünglichen Wert verstärkt werden.

Dieser Effekt, dass bei einem Refresh-Vorgang eine
(signalmäßig verstärkte) Information zurück geschrieben wird,
wird hier in vorteilhafter Weise dazu ausgenutzt, dass eine
in den Speicherzellen MC gespeicherte Information, die zwar
einerseits als solche weitgehend zerstörungsfrei ausgelesen
werden kann, die jedoch bei mehrfachem Auslesen trotzdem eine
gewisse Degradation erfahren hat, wieder auf ihren
(quantitativ betrachtet) ursprünglichen Wert zurückgebracht
werden kann. Somit kann vermieden werden, dass die
gespeicherte Information, die ja angenommenermaßen mit jedem
Lesevorgang mengenmäßig etwas abnimmt, nach häufigem Auslesen

-6-

irgendwann mengenmäßig so gering wird, dass sie vom zugehörigen Leseverstärker, der ja üblicherweise als Differenzverstärker ausgestaltet ist, nicht mehr als solche erkannt werden kann, so dass ein Lesefehler entsteht.

5

10

15

20

Der Umstand, dass ein solcher Refresh-Vorgang nur gelegentlich stattfindet, bietet den Vorteil, dass dafür wesentlich weniger Zeit und Energie aufzuwenden ist als wenn nach jedem Lesevorgang, wie eingangs bereits als theoretische Möglichkeit beschrieben, ein Zurückschreiben der ausgelesenen Information erfolgen würde. Der deutlich geringere Energieaufwand beruht darüber hinaus auch darauf, dass dem Refresh-Vorgang nur die Speicherzellen MC entlang solcher Wortleitungen WL unterzogen werden, entlang denen zuvor der Inhalt von Speicherzellen MC auch tatsächlich ausgelesen worden war, was im Unterschied steht zu den generell, das heißt, zwangsweise stattfindenden Refresh-Vorgängen bei den dynamischen Halbleiterspeichern (DRAM). Diese Vorteile treffen, analog, auch auf das weitere, später noch zu beschreibende Betriebsverfahren zu.

Bei diesem (wie auch bei dem nachfolgend noch zu beschreibenden) Betriebsverfahren ist es vorteilhaft, die in den den Refresh-Vorgang anstoßenden Merkerzellen MMC 25 gespeicherte Information während des Refresh-Vorgangs oder anschließend daran auf den vorgenannten Standardwert zurückzusetzen. Weiterhin ist es günstig, das Durchführen eines Refresh-Vorgangs von einem weiteren eintretenden Ereignis oder Kriterium abhängig zu machen. Ein solches 30 Kriterium kann z. B. ein der Speicheranordnung zugeführtes Signal sein, welches anzeigt, dass sich eine Steuerschaltung, gegebenenfalls auch ein Prozessor, an welche die erfindungsgemäße Speicheranordnung angeschlossen ist, gerade im Ruhezustand befindet. In einem solchen Fall verursacht der 35 Refresh-Vorgang keinerlei Zeitverlust, da die Speicheranordnung in diesem Zeitraum ansonsten nicht aktiv betrieben würde. Andere Kriterien können auch sein (diese Aufzählung ist nur beispielhaft, nicht abschließend) das

5

10

PCT/DE2004/002396

Einschalten eines Geräts, in dem die erfindungsgemäße
Speicheranordnung enthalten ist, wobei durch das Einschalten
ein spezielles, allgemein als "Power-On-Signal" bezeichnetes
Signal entsteht, welches unmittelbar oder mittelbar der
erfindungsgemäßen Speicheranordnung zugeführt wird, oder das
Durchführen eines Ladevorgangs eines Geräts, welches die
erfindungsgemäße Speicheranordnung enthält. Im letzteren Fall
kann z. B. aus der Tatsache des Fließens eines Ladestroms ein
Signal abgeleitet werden, welches dann den Refresh-Vorgang
auslöst.

Figur 2 zeigt eine weitere vorteilhafte Ausführungsform der vorliegenden Erfindung: Dabei sind die von der ersten Ausführungsform her bereits prinzipiell bekannten Merkerzellen MMC entlang den Bitleitungen BL angeordnet. Die 15 Merkerzellen MMC sind hier über die jeweilige Bitleitung BL und über eine der jeweiligen Merkerzelle MMC zugeordnete. Merkerwortleitung MWL adressierbar. Funktion dieser Merkerzellen MMC und zugehöriges Betriebsverfahren entsprechen dem bereits vorhergehend Beschriebenen mit der 20 Maßgabe, dass hier ein Refresh-Vorgang nur bezüglich solcher Speicherzellen MC durchgeführt wird, die entlang einer solchen Bitleitung BL angeordnet sind, bezüglich derer zuvor Speicherzellen MC ausgelesen worden waren. Auch das Einschreiben von Information in eine Merkerzelle MMC, ob ein 25 Lesevorgang durchgeführt worden ist, erfolgt nur bezüglich solcher Speicherzellen MC, die entlang der einer jeweiligen Merkerzelle MC zugehörigen Bitleitung BL angeordnet sind.

Figur 3 zeigt eine dritte Ausführungsform der vorliegenden Erfindung. Dabei ist die erfindungsgemäße Speicheranordnung durch eine Mehrzahl von Speicherbausteinen MEM realisiert, die einander funktionell zugeordnet sind. Dies ist z. B. bei den als solche allgemein bekannten Speichermodulen der Fall.

In Figur 3 ist ein solches Speichermodul dargestellt. Speichermodule werden üblicherweise mittels Steuerschaltungen, häufig Controller genannt, angesteuert (hier nicht dargestellt). Diese Steuerschaltungen können z.

-8-

B. die vorgenannten Signale, die, allgemein als "weiteres Ereignis" bezeichenbar, das Durchführen von Refresh-Vorgängen als solches auslösen, erzeugen und an die jeweils angeschlossenen Speicherbausteine MEM abgeben. Bei dieser Ausführungsform ist auch anhand eines einzelnen 5 Speicherbausteins MEM, der symbolisch mittels einer Lupe vergrößert gezeigt ist, dargestellt, dass die einzelnen Speicherbausteine MEM über ihr Speicherzellenfeld MCF hinaus eine so genannte Refresheinrichtung Refr enthalten können, welche einen konkret gewünschten Refresh-Vorgang einleitet 10 und durchführt. Auch die Speicheranordnungen nach den ersten beiden Ausführungsformen der vorliegenden Erfindung, in denen die Speicheranordnung gleich einem Speicherbaustein MEM ist, können eine solche Refresheinrichtung Refr aufweisen. Es ist allerdings auch vorstellbar, dass eine solche 15 Refresheinrichtung Refr außerhalb der Speicheranordnung, z. B. innerhalb der vorgenannten Steuerschaltung, angeordnet ist.

-9-

Bezugszeichenliste

BL, WL Bit-, Wortleitung

MC Speicherzelle MMC Merkerzelle

MBL, MWL Merkerbit-, Merkerwortleitung

MCF Speicherzellenfeld
MEM Speicherbaustein
Refr Refresh-Einrichtung

5

35

Patentansprüche

- Speicheranordnung mit wieder beschreibbaren
 Speicherzellen (MC), die an Kreuzungen von Wortleitungen (WL) mit Bitleitungen (BL) angeordnet sind, bei der die Speicherzellen (MC) so ausgestaltet sind, dass ein Auslesen der in den Speicherzellen (MC) gespeicherten Informationen im Wesentlichen zerstörungsfrei erfolgt,
- das die Speicheranordnung entweder je Wortleitung (WL) oder je Bitleitung (BL) eine Merkerzelle (MMC) aufweist, in der eine Information hinterlegbar ist, die anzeigt, ob wenigstens eine der Speicherzellen (MC) entweder entlang der jeweiligen
- Wortleitung (WL) oder entlang der jeweiligen Bitleitung (BL) seit Auftreten eines Grundzustands einem Lesevorgang unterzogen worden ist.
 - 2. Speicheranordnung nach Anspruch 1,
- 20 dadurch gekennzeichnet, dass die Merkerzellen (MMC) vom selben Speicherzellentyp wie die Speicherzellen (MC) sind.
 - 3. Speicheranordnung nach Anspruch 1 oder 2,
- 25 dadurch gekennzeichnet, dass die Merkerzellen (MMC) von einem Speicherzellentyp sind, bei dem ein Auslesen der gespeicherten Information zerstörungsfrei erfolgen kann.
- 30 4. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Merkerzellen (MMC) vom nicht-flüchtigen Typ sind.
 - 5. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,

-11-

dass die Speicheranordnung ein einzelner Speicherbaustein (MEM) ist.

- 6. Speicheranordnung nach einem der vorhergehenden 5 Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Speicheranordnung eine Mehrzahl von einander zugeordneten Speicherbausteinen (MEM) ist.
- 7. Speicheranordnung nach einem der vorhergehenden Ansprüche, dad urch gekennzeichnet, dass die Speicheranordnung eine Refresheinrichtung (Refr) aufweist zum Durchführen eines Refreshvorgangs.

15

- 8. Verfahren zum Betreiben einer Speicheranordnung, welche wieder beschreibbare Speicherzellen (MC) aufweist, die an Kreuzungen von Wortleitungen (WL) mit Bitleitungen (BL) angeordnet sind, bei der die Speicherzellen (MC) so
- 20 ausgestaltet sind, dass ein Auslesen der in den Speicherzellen (MC) gespeicherten Informationen im Wesentlichen zerstörungsfrei erfolgt, dad urch gekennzeich hnet, dass diejenigen Speicherzellen (MC) einem Refreshvorgang
- unterzogen werden, die entweder entlang einer solchen Wortleitung (WL) oder entlang einer solchen Bitleitung (BL) angeordnet sind, entlang deren zuvor wenigstens ein Lesevorgang stattgefunden hat.
- 9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t, dass das Auftreten eines Lesevorgangs als solches als Information in einer Merkerzelle (MMC) gespeichert wird, die entweder entlang einer vom Lesevorgang betroffenen
- Wortleitung (WL) oder entlang einer vom Lesevorgang betroffenen Bitleitung (BL) angeordnet ist.
 - 10. Verfahren nach Anspruch 8 oder 9,

-12-

PCT/DE2004/002396

dadurch gekennzeichnet, dass im Zuge des Durchführens des Refreshvorgangs die in den betroffenen Merkerzellen (MMC) gespeicherte Information auf einen Standardwert zurückgesetzt wird.

5

WO 2005/043544


11. Verfahren nach einem der Ansprüche 8 bis 10, dad urch gekennzeichnet, dass das Durchführen des Refreshvorgangs durch ein weiteres, gegebenes Ereignis ausgelöst wird.


10

- 12. Speicheranordnung mit wieder beschreibbaren
 Speicherzellen (MC), die an Kreuzungen von Wortleitungen (WL)
 mit Bitleitungen (BL) angeordnet sind, bei der die
 Speicherzellen (MC) so ausgestaltet sind, dass ein Auslesen
 der in den Speicherzellen (MC) gespeicherten Informationen
- der in den Speicherzellen (MC) gespeicherten Informationen zerstörungsfrei erfolgt,


dadurch gekennzeichnet,

- dass die Speicheranordnung eine Refresheinrichtung (Refr) aufweist zum Durchführen eines Refreshvorgangs,
- dass die Speicheranordnung entweder je Wortleitung (WL) oder je Bitleitung (BL) eine Merkerzelle (MMC) aufweist, in der eine Information hinterlegbar ist, die anzeigt, ob wenigstens eine der Speicherzellen (MC) entweder entlang der jeweiligen Wortleitung (WL) oder entlang der jeweiligen
- 25 Bitleitung (BL) seit Auftreten eines Grundzustands einem Lesevorgang unterzogen worden ist, und dass die Refresheinrichtung (Refr) so ausgelegt ist, dass sie je Merkerzelle (MMC) in Abhängigkeit von der in dieser Merkerzelle (MMC) hinterlegten Information einen
- Refreshvorgang für diejenigen Speicherzellen (MC) durchführt, die entlang der dieser Merkerzelle (MMC) zugehörigen Wortleitung (WL) oder Bitleitung (BL) angeordnet sind.





2/2



INTERNATIONAL SEARCH REPORT

Intern hal Application No
PCT/DE2004/002396

		[[[[[[[[[[[[[[[[[[)E2004/002396		
A. CLASSI IPC 7	SIFICATION OF SUBJECT MATTER G11C7/24 G11C16/34				
According t	to International Patent Classification (IPC) or to both national classifi	ication and IPC			
B. FIELDS	SEARCHED				
IPC 7					
	ation searched other than minimum documentation to the extent that				
1	data base consulted during the International search (name of data binternal, WPI Data, PAJ	ase and, where practical, search terr	ns used)		
	ENTS CONSIDERED TO BE RELEVANT				
Category °	Citation of document, with indication, where appropriate, of the re	alevant passages	Relevant to claim No.		
A	US 6 633 500 B1 (CHOU MING-HUNG 14 October 2003 (2003-10-14) column 2, line 26 - line 32; fig	•	1–12		
А	US 5 671 180 A (HIGUCHI ET AL) 23 September 1997 (1997-09-23) column 10, line 52 - column 13, figure 4	line 13;	1–12		
А	US 6 005 810 A (WU ET AL) 21 December 1999 (1999-12-21) column 9, line 8 - column 10, li figures 3,4	ne 44;	1–12		
P,A	US 6 646 941 B1 (ATWELL WILLIAM AL) 11 November 2003 (2003-11-11 column 4, line 6 - line 11; figur)	1		
Furth	her documents are listed in the continuation of box C.	Palent family members are	isted in annex.		
° Special car	tegories of cited documents:	"T" later document published after t	the International filing data		
"A" docume	ent defining the general state of the art which is not tered to be of particular relevance	or priority date and not in confi cited to understand the principle	lict with the application but		
'E' earlier d	document but published on or after the international	. , .			
"L" document which may throw doubts on priority claim(s) or involve an inventive step when the document is taken along					
which is called to establish the publication date of another diation or other special reason (as specified) "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the					
other m		document is combined with one ments, such combination being	e or more other such docu-		
later tha	ant published prior to the international filling date but an the priority date claimed	in the art. *&* document member of the same	patent family		
Date of the a	actual completion of the international search	Date of mailing of the internation	nal search report		
	9 March 2005	06/04/2005			
Name and m	nailing address of the ISA European Patent Office, P.B. 5818 Patentiaan 2	Authorized officer			
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Ramcke, T			

INTANATIONAL SEARCH REPORT

Information on patent family members

Internation No
PCT/DE2004/002396

Patent document cited in search report		Publication date	Patent family member(s)		Publication date	
US 6633500	B1	14-10-2003	CN TW	1453795 A 220250 B	05-11-2003 11-08-2004	
US 5671180	Α	23-09-1997	JP US	6139786 A 5586074 A	20-05-1994 17-12-1996	
US 6005810	Α	21-12-1999	NONE			
US 6646941	B1	11-11-2003	NONE			

INTERNATIONAL RECHERCHENBERICHT

Internationales Aktenzeichen
PCT/DE2004/002396

			FC1/DE2004/002396
A. KLASS IPK 7	GI1C7/24 G11C16/34		
	nternationalen Patentklassifikation (IPK) oder nach der nationalen K	Klassifikation und der IPK	
B. RECHE	RCHIERTE GEBIETE		
IPK 7			
	erte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, der Internationalen Recherche konsultierte elektronische Datenbank		
	nternal, WPI Data, PAJ	(Neiline who seemen	1 evil. Verwendete Suchbegnine)
	ESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezelchnung der Veröffentlichung, soweit erforderlich unter Anga	ibe der in Betracht kommer	onden Teile Betr. Anspruch Nr.
A	US 6 633 500 B1 (CHOU MING-HUNG 14. Oktober 2003 (2003-10-14) Spalte 2, Zeile 26 - Zeile 32; A	·	1-12
A	US 5 671 180 A (HIGUCHI ET AL) 23. September 1997 (1997-09-23) Spalte 10, Zeile 52 - Spalte 13, Abbildung 4	Zeile 13;	1–12
Α	US 6 005 810 A (WU ET AL) 21. Dezember 1999 (1999-12-21) Spalte 9, Zeile 8 - Spalte 10, Ze Abbildungen 3,4	eile 44;	1-12
P,A	US 6 646 941 B1 (ATWELL WILLIAM I AL) 11. November 2003 (2003-11-1: Spalte 4, Zeile 6 - Zeile 11; Abi	1)	1
1Alone			
enine	ere Veröffentlichungen sind der Fortsetzung von Feld C zu ehmen	X Siehe Anhang Pa	
'A' Veröffen aber nic 'E' älteres D	Kategorien von angegebenen Veröffentlichungen : itlichung, die den aligemeinen Stand der Technik definiert, cht als besonders bedeutsam anzusehen ist okument, das jedoch erst ann oder nach dem internationalen isdatum veröffentlicht worden ist	Anmeldung nicht kolli Erfindung zugrundelle Theorie angegeben is	ung, die nach dem internationalen Anmeldedatum atum veröffentlicht worden ist und mit der ildlert, sondem nur zum Verständnis des der legenden Prinzips oder der ihr zugrundellegenden ist
L Veröffent		ist besonderer Bedeutung; die beanspruchte Erfindung dieser Veröffentlichung nicht als neu oder auf eit beruhend betrachtet werden besonderer Bedeutung: die beanspruchte Erfindung	
"O" Veröffen eine Bei "P" Veröffent	ullichung, die sich auf eine mündliche Offenbarung, anutzung, eine Ausstellung oder andere Maßnahmen bezieht illichung, die vor dem internationalen Annoviteriatum, aber noch	werden, wenn die Ver Veröffentlichungen die diese Verbindung für d	inderischer Bedeutung die beanspruchte Erfindung inderischer Tätigkeit beruhend betrachtet kröffentlichung mit einer oder mehreren anderen ieser Kalegorie in Verbindung gebracht wird und einen Fachmann naheliegend ist Mitglied derselben Patentfamilie ist
Geni Dei	tanspructien Prioritätsdatum veröffentlicht worden ist bschlusses der internationalen Recherche	7	Mitglied derselben Patentfamilie ist niternationalen Recherchenberichts
29). Mārz 2005	06/04/200	
Name und Po	ostanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2	Bevollmächtigter Bedi	iensteter
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Ramcke, T	Γ

INTERNATIONALE RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamille gehören

Internal ales Aktenzeichen
PCT/DE2004/002396

Im Recherchenbericht Ingeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamille		Datum der Veröffentlichung
US 6633500	B1	14-10-2003	CN TW	1453795 A 220250 B	05-11-2003 11-08-2004
US 5671180	A	23-09-1997	JP US	6139786 A 5586074 A	20-05-1994 17-12-1996
US 6005810	A	21-12-1999	KEINE		· · · · · · · · · · · · · · · · · · ·
US 6646941	B1	11-11-2003	KEINE		